Ċaqliq Loġiku: Shift xellug (LSL) u shift dritt (LSR) pad nieqsa bits b'żerijiet. Operaturi Verilog huma<< and >>.
Shift Aritmetiku: Iċ-ċaqliq lejn il-lemin iżomm il-bit tas-sinjal (ASR). Operatur jintuża għal operazzjonijiet iffirmati.
Dawwar Shift: Iċ-ċaqliq lejn il-lemin (ROR) ibiddel il-bit l-inqas sinifikanti fil-bit l-aktar sinifikanti. L-arkitettura ARM tappoġġja l-mod RRX b'bandiera tal-ġarr.
Shift Overflow: Issettja l-bandiera CA fir-reġistru tal-istatus għall-analiżi tal-istruzzjoni sussegwenti.
Fl-arkitettura MIPS, ix-shifter jimplimenta l-ipproċessar minn qabel tal-estensjoni tal-bit għall-istruzzjonijiet tal-multiplikazzjoni, u jlesti shifts tal-operandi ta '32 bit f'ċiklu wieħed. Il-proċessuri ARM isaħħu l-effiċjenza tas-sett ta 'struzzjonijiet b'xifter tal-kanna, li jippermettu li l-operazzjonijiet ta' shift jiġu inkorporati fl-istruzzjonijiet tal-moviment tad-dejta. Il-proċessuri X-DSP jużaw shifter imtejjeb biex iwettqu skalar tal-koeffiċjenti u allinjament tad-dejta fil-filtri FIR. Sal-2024, l-unitajiet shifter fl-aħħar ċipep DSP se jappoġġjaw ċaqliq mingħajr telf minn input ta '16-bit għal output ta' 40-bit.
